verilog测试程序，时间尺度timescale是不必要的吗？
发布网友
发布时间：2022-04-22 08:56
共1个回答
热心网友
时间：2024-02-25 23:13
【1】你的理解是对的（请留意这个点号的形式，他应该和键盘上~符号在一个键上，且用英文输入法）
【2】
`timescale是Verilog
HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真
时的时间单位和时间精度。格式如下：`timescale 仿真时间单位/时间精度
【3】欢迎采纳
