您的当前位置:首页正文

数模转换器疑难问题解答

2024-09-11 来源:年旅网
数模转换器

问:我最近看到一份关于低价格16位、30 MSPS数模转换器(DAC)的产品 说明。经过检查发现其微分线性误差(DNL)仅达到14位的水平,达到满度阶跃0 0 25%(12位)时的建立时间为 35ns1/28 6MHz。请问这种器件是否最好仅达到14位 、28MSPS水平?如 果这种DAC仅达到14位的单调 性,那么最低两位好像不起作用。为什么产生这种结果?我又怎样验证接线无误呢?

答:这里的问题很多,让我们逐一说明,首先从最后一个问题开始。你可以通过实验来 证实第15位和第16位接线正确,当输入数字量为00…00,00…01,00…10和00…11时,观察 输出端产生非常好的4等级阶梯波,其中每个阶梯波的高度对应满度值的 1/65 536。你能够 看到,输入的阶梯波高度经过一段时间在00…00与00…11之间摆动,或者在某个更宽的范围 内看到更详细的摆动,这些是非常有用的。这正是分辨率技术指标的关键所在,它表明这种 DAC对于16位数字量表示65 536个输入码具有输出对应2 16 个不同电压值的能力。

对于要求既能处理强信号又能处理弱信号的系统,一般需要足够大的动态范围。一个典 型的实例就是早期光盘唱机上所用的DAC。这种DAC虽然有16~20位的动态范围,但是却只 有大约14位的DNL。这种表示数字输入的不准确程度远没有动态范围足够宽更为重要。动态 范围应该远大于光盘记录的音频范围,并且在重放时,不论是强音或柔声都应有很小的音频 噪声。正是由于这种DAC的价格很低才为光盘唱机所接受。

一个16位的DAC之所以称为“16位DAC”是由于其分辨率所致,而分辨率又与其动态范围 密切相关。动态范围是指DAC可分辨的最大信号与最小信号之比。因此动态范围又取决于噪 声大小。在理想的ADC或DAC中无法消除的噪声属于量化噪声。 问:什么是量化噪声?

答:一个理想的n位DAC呈锯齿波形的量化噪声是指按线性增长的模拟量值与其对应的按 阶梯形增长的数字量之间的差值。量化噪声的有效值是量程(即峰峰值)的1/(2 n+1 3),或-(6 02n+10 79)dB,即位于峰峰值之下。对于正弦波输出信号,如果用峰 峰值表示DAC的量程,那么其有效值是量程的2/4或-9 03dB。因此一个理 想的n 位DAC的满度信噪比可用dB表示为 6 02n+1 76 dB

由于模拟信号的改变是通过许多量化阶梯产生的,所以与其伴随的量化噪声就像“白噪 声”一样附加在模拟信号上。在DAC实际应用中,构成电路的所有器件产生的总量化噪声限 制了能检测最小信号的幅值,总噪声是按照各个器件的量化噪声平方和的平方根(rss)形式 合成的。

问:我还是担心DNL这项指标。一个DAC如果只达到14位DNL,是否意味着它不可能达到16 位的单调性?换句话说,是否它的最低两位对总准确度影响不大?

答:确实如此,然而是否值得担心要看应用情况。如果你的仪器在应用中确实需要16位 分辨率,全部编码的准确度都达到1/2 LSB并且达到规定误差带1 LSB的满度建立时间为 31 25ns(将在后面作简要讨论),那么这种DAC确实不合适。但是,正如前面介绍的例子, 如 果你实际上只需要16位动态范围来处理小区域的精细结构,那么你不必要求总准确度很高 。如果既考虑价格便宜又要求总准确度很高,那么实际上是很难办到的。

关于DNL在信号处理应用中需要考虑的问题是:(1)由DNL引起的噪声能力;(2)DAC产生的 信号类型。让我们考虑一下这两个问题是如何影响其性能的。

在多数情况下,DAC的DNL只在其传递函数中的一些特定点处出现。这种误差作为杂散信 号出现在DAC的输出信号中,从而降低了其信噪比。如果这些杂散信号很强,致使它与有用 信号无法区分,那么这种DNL就是太大了。评价DNL的另一种方法就是利用好码数量与坏码数 量的比率,坏码数量多表明DNL大。这就是信号类型的重要性。 DAC的应用场合不同,可能关心其传递函数的区域也不同。例如,假定这种DAC既能产生 很 大的信号又能产生很小的信号。当信号很大时,DNL引起的误差占有的比例很高。但是在许 多应用中,由于信号本身很大,其信噪比仍符合要求。

现在考虑信号很小的情况。在这种情况下DNL出现在小信号传递函数的实际区域可能很小 。实际上,在特定的区域内,由DNL产生的杂散信号的大小可以与DAC的量化噪声相比。当量 化噪声成为决定信噪比的限制因素时,16位分辨率与14位分辨率相比确实不同(相差12dB!)

问:好,我明白了为什么有这么多种类的DAC,为什么必须认真理解应用中的各项技术 指标。实际上,产品说明或许给出许多典型的工作特性曲线,但难以提供真正有用的信息。 那么建立时间是怎么回事?

答:DAC的更新速率取决于数字输入电路能接收新输入信号的速率,而建立时间是指模 拟输出电路能达到规定的准确度水平所需的时间。通常输入满度数字阶跃信号,从数字输入 变迁50%处开始一直到达某个规定的误差带(一般为±1/2 LSB)所需要的时间。

正像准确度一样,对不同应用场合的时域特性要求差异很大。如果要求转换中的总准 确度和满度阶跃,那么对建立时间的要求将会很高(例如CCD图像数字化仪中的失调修正)。 与此相反,在波形合成应用中,一般要求采样之间的步长很小。坚实的应用基础表明,连续 采样中的满度步长意味着以奈奎斯特速率(采样速率的一半)进行采样。在这种情况下,想要 设计一种有效的抗镜像滤波器(anti imaging filter)是极其困难的。

鉴于上述情况,用于波形重建和许多其它应用场合的DAC必然要使用过采样。对于这种采 样方法不需要满度建立时间。正是利用了这个特性,过采样方法不但准确度能满足要求,而 且采样速率也超过满度指标的规定。

附:关于信噪比公式的推导

因篇幅问题不能全部显示,请点此查看更多更全内容