您的当前位置:首页正文

基于FPGA的正弦信号发生器的设计

2024-08-17 来源:年旅网
龙源期刊网 http://www.qikan.com.cn

基于FPGA的正弦信号发生器的设计

作者:汪桂霞

来源:《价值工程》2014年第03期

摘要: 本文基于FPGA设计了一个正弦信号发生器,采用直接数字频率合成(DDS)技术,实现了信号发生器的频率、相位可以控制。并对系统进行了Modelsin功能仿真,仿真结果证实此次设计有较好的可靠性,且产生的波形最高频率可以达到1.25M,频率稳定度在1%以内。

Abstract: This paper describes the design of a sinusoidal signal generator based on FPGA, with direct digital frequency synthesis (DDS) technology, the frequency, the phase signal generator can control. And the system of the Modelsin function simulation, simulation results show that this design has good reliability, high frequency and waveform generation can reach 1.25M, frequency stability within 1%.

关键词: 直接数字频率合成(DDS);FPGA;正弦波信号发生器

Key words: Direct Digital frequency Synthesis (DDS);FPGA;sine wave signal generator 中图分类号:TP346 文献标识码:A 文章编号:1006-4311(2014)03-0200-02 0 引言

信号发生器作为一种为电子测试和计量工作电信号的设备,它和示波器、电压表、频率计等仪器一样,是最普通、最基本,也是应用最广泛的电子仪器之一,几乎所有的电参量的测量都要用到信号发生器。任意波形发生器设计的关键离不开DDS技术的发展,为了增加灵活性,我们采用FPGA实现DDS技术,把DDS中的ROM作为一个波形抽样数据的公共存储器,只要改变存储波形信息的数据,就可以灵活的实现任意波形发生器。将DDS设计嵌入到FPGA芯片所构成的系统中,将使系统具有很高的性价比[1-2]。 1 系统设计

设计的系统框图如图1所示。DDS系统的硬件主要有三部分组成:FPGA模块、D/A转换模块和低通滤波器。D/A转换器采用TI公司的DAC0832芯片,完成8位数字量到模拟量的转换,从而产生输出波形。RLC低通滤波器对DAC输出的波形进行滤波,滤除高频分量,从而得到一个频谱纯净的正(余)弦波[3]。 2 系统仿真

龙源期刊网 http://www.qikan.com.cn

图2为DDS信号发生器的频率控制仿真图,从图中可以看出,正弦波的频率随着频率控制字K的增大而增大,从而验证了频率控制的功能。

图3为DDS信号发生器的相位控制仿真图,从图中可以看出,相位控制字发生变化时,正弦波的相位发生相应的变化,从而验证了相位控制的功能。

图4为DDS信号发生器的波形控制仿真图,从图中可以看出,随着波形控制字的改变,DDS输出的波形变化,从而验证了波形控制的功能。 3 系统测试

以正弦波为例,进行系统的性能测试测量结果表明正弦波的频率输出范围可达到0Hz~1.25MHz,各个频率点的测试如表1。

由表中数据可以看出,三次测的频率都相对比较稳定,无较大波动。频率稳定度S最大值为0.005141,在1%以内,满足设计要求。并且频率稳定随频率变化无明显变化规律,在可达范围内相对频率稳定。

测试采用TDS2014示波器。测试正弦波时,波形由低频到高频都很稳定,直到1.25MHZ时,由于滤波器设计为1.20M的低通滤波器,所以会出现一些高频失真。图5为DDS正弦波测试图。

这个波形显示比较稳定,对称性好、波形失真小、频率精度高、波形比较平滑、无毛刺。波形基本符合设计要求。 4 结论

本文介绍了基于FPGA的DDS正弦信号发生器的设计,波形功能仿真结果显示了其具有良好的可靠性和灵活性;另外,此设计方案可以根据需要进行接口和控制方式的修改,只要改变FPGA中ROM表的数据,DDS电路就可以产生任意的波形,且波形最高频率可以达到1.25M,频率稳定度在1%以内。 参考文献:

[1]余勇,郑小林.基于FPGA的DDS正弦信号发生器的设计和实现[J].电子器件,2005,28(3):596-599.

[2]胡振华.VHDL与FPGA设计[M].北京:中国铁道出版社,2004.

[3]何在民,胡永辉等.基于FPGA的数字匹配滤波器的实现[J].时间频率学报,2008,31(1):114-116.

龙源期刊网 http://www.qikan.com.cn

因篇幅问题不能全部显示,请点此查看更多更全内容