Reveal 逻辑分析仪使用指南
在Lattice的PLD开发平台的最新版本ISPLEVER7.0中新增加了一个成员，就是Reveal Logic Analyzer。其最大的特点就是使用的步骤更为简单，更加的人性化。 目前Reveal逻辑分析仪支持的器件有LatticeECP/EC, LatticeXP, LatticeXP2,LatticeECP2, LatticeECP2S, LatticeECP2M, LatticeECP2MS, LatticeSC, and LatticeSCM。 使用Reveal逻辑分析仪之前先要插入一个逻辑分析仪的CORE到您的FPGA中，用于检测触发条件，存储数据等等。下面这个流程做一个说明：
1． 首先就是建立一个工程，添加VHDL或者是VERILOG代码（对于RTL设计流程），或
者EDIF网表（对于EDIF网表设计来说）；
2． 点击ISPLEVER工具栏上的Reveal Inserter按钮，启动逻辑分析仪的插入。
图中鼠标所指位置。
3． 新建或者是打开一个已经做好的reveal工程；
1
LATTICE JASONCHEN@PMASTER.COM.CN
在datasets下面可以建立多个CORE，每个CORE的内容可以不一样，最多16个CORE。在SMAPLE CLOCK中加入您要作为采样时钟的时钟信号。采样时钟也是可以不一样的，这就允许多时钟域的调试。数据采样模式可以是单次，也可以是多次，取决于需要。设置好测样的深度以及是否要包含触发信号。
然后到TRIGGER SIGNAL SETUP中进行其他设置。在触发单元（
）中
加入需要作为触发的信号，或者是要观察的信号，设置好条件。最多支持256个触发条件，操作类型支持==, !=, >=, >, <, =<, rising edge, falling edge, serial compare。可以在左边的信号节点列表直接拖拽到触发单元列表中。
在触发单元中有一个radix，就是数的进制，其中有一个token类型，这是一个自定义的类型，可以自己编辑使用来观察状态机的。在传统的逻辑分析仪中没有办法看到状态的跃迁，这个逻辑分析仪提供了这个TOKEN的类型来帮助使用者对状态机进行调试。 如何编辑TOKEN类型呢？在Inserter对话框中点击工具栏的TRIGGER按钮‐‐‐ÆCreate Token：
弹出如下对话框：
2
LATTICE JASONCHEN@PMASTER.COM.CN
点击ADD，在name栏中输入状态机的名称，在VALUE栏中填入状态机的相应编码，如0000010。如下图：
编辑完成后点击OK，退出对话框。回到Inserter主界面。这时您可以在触发信号建立栏的状态机信号选择TOKEN类型，在value栏中就可以看到定义好的各个状态机的状态。如图：
3
LATTICE JASONCHEN@PMASTER.COM.CN
在触发表达式一栏中加入需要作为触发的条件或者是表达式。表达式支持的操作有&, |, !, ^, THEN。设置好最大深度以及触发计数的最大范围。对于多个芯片组成的菊花链，还支持触发输出（可作为下一个芯片的触发输入）。点击保存。
4. 插入Debug。点击工具栏上方的插入按钮
，程序自动运行，对插
入的CORE进行自动综合编译，看右下角的状态进度栏，如果显示READY，表示编
译完成，退出程序。
5. 回到ISPLEVER主界面，在工程上点击右键IMPORT,到如RVL文件。如果调试完成只
需要将这个文件REMOVE即可，其他不需要做任何更改。
4
LATTICE JASONCHEN@PMASTER.COM.CN
6. 对工程进行约束――管脚锁定，设定电平等。
7. 对工程进行布局布线，产生下载用的BIT文件。
8. 打开ISPVM下载工具，将下载线连接到板子上，然后加载电源。将生成的BIT文件
下载到板上。保存配置，后缀为XCF。 9. 回到ISPLEVER主界面，点击工具栏中的
析仪中的NEW，新建一个工程。
按钮，打开逻辑分析仪。点击逻辑分
填入工程名称，如果有多个配置的话，需要在XCF文件那一栏选择一个，否则默认即可。点击确定，跳出另外一个对话框，要求填入RVL文件。选择正确的RVL文件，点击打开。然后点击FINISH进入主窗口。
5
LATTICE JASONCHEN@PMASTER.COM.CN
10. 界面中所有白色区域都可以直接更改而不需要从新编译工程。如果没有需要更改的
地方，或者是修改完成，保存。然后点击工具栏中的
按钮，开始配置FPGA
中的JTAG CORE并且检测触发信号是否满足条件，如果满足即开始将数据采样到
RAM中，然后通过USB－JTAG传到PC端逻辑分析仪中显示。如图：
如果需要更改某些参数，只需要在trigger signal setup窗口对相应的参数进行修改然后保存，运行即可，无需回到工程中重新插入，重新综合编译。对于有多个CORE的，如果都要进行调试只需要将对话框右上角的对应CORE前面的框勾上，即可全部运行，否则取消即可。 如果触发的条件永远不能满足，那么程序会一直等待触发条件的发生，有时就会进入死等的死循环，这时可以通过点击
按钮来手动停止等待，并将此时的信号采集上来显示。
以上就是LATTICE 最新的逻辑分析仪的使用过程，非常的简单，人性化，极易使用。祝您使用愉快！ *详细资料请参考lattice的Reveal Inserter或者是Analyzer的HELP*
6
因篇幅问题不能全部显示，请点此查看更多更全内容