基于NANDFLASH的双备份数据存储器的设计与实现

第４０卷第４期　２０１７年８月　电子器件　Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｖｏ１．４０　Ｎｏ．４　Ａｕｇ．２０１７　Ｔｈｅ　Ｄｅｓｉｇｎ　ａｎｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ｔｈｅ　Ｂａｃｋｕｐ　Ｄａｔａ　Ｓｔｏｒａｇｅ　Ｂａｓｅｄ　ｏｎ　ｔｈｅ　Ｄｏｕｂｌｅ　ＮＡＮＤ　ＦＬＡＳＨ　ＲＥＮ　Ｙｏｎｇｆｅｎｇ　，ＬＩＵ　Ｃｈｅｎｈｕｉ，ＬＩ　Ｈｕｉｊｉｎｇ　（Ｋｅｙ　Ｌａｂｏｒａｔｏｒｙ　ｏｆＩｎｓｔｒｕｍｅｎｔａｔｉｏｎ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｄｙｎａｍｉｃ　Ｍｅａｓｕｒｅｍｅｎｔ，Ｎｏｒｔｈ　Ｕｒｄｖｅｒｓｉｔｙ　ｏｆＣｈｉｎａ，Ｍｉｎｉｓｔｒｙ　ｏｆＥｄｕｃａｔｉｏｎ，Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　ｏｎ　Ｅｌｅｃｔｒｏｎｉｃ　Ｔｅｓｔ　ａｎｄ　Ｍｅａｓｕｒｅｍｅｎｔ　Ｌａｂｏｒａｔｏｒｙ，Ｎｏｒｔｈ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆＣｈｉｎａ，Ｔ￣ｉｙｕａｎ　０３００５１，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ａｉｍｉｎｇ　ａｔ　ｔｈｅ　ｈａｒｓｈ　ｗｏｒｋｉｎｇ　ｅｎｖｉｒｏｎｍｅｎｔ　ｏｆ　ｓｐａｃｅｃｒａｆｔ，ｃｏｍｂｉｎｅｄ　ｗｉｔｈ　ｔｈｅ　ｔａｓｋ　ｒｅｑｕｉｒｅｍｅｎｔｓ　ａｎｄ　ｔｅｃｈｎｉｃａｌ　ｉｎｄｅｘｅｓ　ｏｆ　ｒｅｌａｔｅｄ　ｔｏｐｉｃｓ，ａ　ｄａｔａ　ｓｔｏｒａｇｅ　ｄｅｖｉｃｅ　ｗｈｉｃｈ　ｃａｎ　ｗｏｒｋ　ｉｎ　ｈｉ　ｇｈ　ｔｅｍｐｅｒａｔｕｒｅ，ｈｉｇｈ　ｐｒｅｓｓｕｒｅ，ｈｉｇｈ　ｉｍｐａｃｔ　ａｎｄ　ｈｉｇｈ　ｏｖｅｄｏａｄ　ｅｎｖｉｒｏｎｍｅｎｔ　ｉＳ　ｄｅｓｉｇｎｅｄ．Ｔｈｅ　ＸＣ３Ｓ４００　ｍｏｄｅｌ　ＦＰＧＡ　ｉＳ　ｕｓｅｄ　ａｓ　ｔｈｅ　ｃｅｎｔｒａｌ　ｃｏｎｔｒｏｌ　ｐｒｏｃｅｓｓｏｒ　ｔｏ　ｃｏｎｔｒｏｌ　ｔｈｅ　ＡＤ　ｃｈｉｐ　ｔｏ　ｒｅａｌｉｚｅ　ｔｈｅ　ｓｙｎｃｈｒｏｎｏｕｓ　ｄａｔａ　ａｃｑｕｉｓｉｔｉｏｎ　ｏｆ　ｔｈｅ　４一ｃｈａｎｎｅｌ　ｓａｍｐｌｉｎｇ　ｓｉｇｎａｌ　ｗｉｔｈ　ｔｈｅ　ｓａｍｐｌｉｎｇ　ｆｒｅｑｕｅｎｃｙ　０ｆ　２７　ｋＨｚ．Ａｔ　ｔｈｅ　ｓａｍｅ　ｔｉｍｅ．ｔｈｅ　ＲＳ一４２２　ａｓｙｎｃｈｒｏｎｏｕｓ　ｓｅｒｉｌ　ｃｏｍｍｕｎｉａｃａｔｉｏｎ　ｉｎｔｅｒｆａｃｅ　ｉｓ　ｃｏｎｔｏｌｒｌｅｄ　ｔｏ　ｒｅｃｅｉｖｅ　ｔｈｅ　ＰＣＭ　ｄａｔａ　ｓｔｒｅａｍ　ｗｉｔｈ　ｔｈｅ　ｃｏｄｅ　ｒａｔｅ　ｏｆ　９　８３０　４００　ｂｉｔ／ｓ．Ｆｉｎａｌｌｙ，ｔｈｅ　ｅｎｃｏｄｅｄ　４－ｃｈａｎｎｅｌ　ｎｏｉｓｅ　ｓｉｇｎａｌ　ａｎｄ　ｔｈｅ　ＰＣＭ　ｄｅｃｏｄｉｎｇ　ｄａｔａ　ａｒｅ　ｍｉｘｅｄ　ｉｎ　ａ　ｃｅｒｔａｉｎ　ｆｒａｍｅ　ｆｏｒｍａｔ，ａｎｄ　ｔｈｅ　ｄｏｕｂｌｅ　ｂａｃｋｕｐ　ｉｓ　ｓｔｏｒｅｄ　ｉｎ　ｔｈｅ　ＮＡＮＤ　ＦＬＡＳＨ．Ａ　ｌａｒｇｅ　ｎｕｍｂｅｒ　ｏｆ　ｅｘｐｅｒｉｍｅｎｔａｌ　ｔｅｓｔｓ　ｓｈｏｗ　ｔｈａｔ　ｔｈｅ　ｓｏｌｉｄ－—ｓｔａｔｅ　ｍｅｍｏｒｙ　ｃａｎ　ａｃｈｉｅｖｅ　ａｃｃｕｒａｔｅ　ａｃｑｕｉｓｉｔｉｏｎ　ａｎｄ　ｒｅａｌ－－ｔｉｍｅ　ｒｅｌｉａｂｌｅ　ｓｔｏｒａｇｅ　ｏｆ　４一ｃｈａｎｎｅｌ　ｎｏｉｓｅ　ｓｉｇｎａｌｓ　ａｎｄ　ｏｎｅ　ｃｈａｎｎｅｌ　ＰＣＭ　ｄａｔａ．　Ｋｅｙ　ｗｏｒｄｓ：ｅｌｅｃｔｒｏｎｉｃ　ｔｅｓｔｉｎｇ　ｔｅｃｈｎｏｌｏｇｙ；ＮＡＮＤ　ＦＬＡＳＨ；Ｄｏｕｂｌｅ　ｂａｃｋｕｐ　ｓｔｏｒａｇｅ；ｈｉｇｈ　ｓｔａｂｉｌｉｔｙ　ＥＥＡＣＣ：６１４０　ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００５－９４９０．２０１７．０４．０１６　基于ＮＡＮＤ　ＦＬＡＳＨ的双备份数据存储器　的设计与实现　任勇峰　，刘晨晖，李辉景　（中北大学，电子测试技术国家重点实验室，仪器科学与动态测试教育部重点实验室，太原０３００５１）　摘　要：针对航天飞行器恶劣的工作环境，结合相关课题的任务要求和技术指标，设计了一种可以工作在高温、高压、高冲　击、高过载环境下的数据存储装置。选用ＸＣ３Ｓ４００型号ＦＰＧＡ作为中央控制处理器，控制ＡＤ芯片实现对４路采样频率为２７　ｋＨｚ噪声信号的同步采集，同时控制ＲＳ一４２２异步串行通信接口接收一路码率为９　８３０　４００　ｂｉｔ／ｓ的ＰＣＭ数据流。最后将采集　编码后的４路噪声信号和ＰＣＭ解码数据按一定的帧格式进行混合编帧后双备份并行存人ＮＡＮＤ型ＦＬＡＳＨ中。大量实验测　试结果表明，固态存储器能够实现对四路噪声信号及一路ＰＣＭ数据的准确采集及实时可靠存储。　关键词：电子测试技术；ＮＡＮＤ　Ｆｌａｓｈ；双备份存储；高稳定性　中图分类号：ＴＮ９１９　文献标识码：Ａ　文章编号：１００５－９４９０（２０１７）０４－０８６２－０６　近年来随着我国航空航天事业的高速发展，如　何保证航空航天飞行器工作的可靠性及稳定性，成　为飞行器设计首要考虑的问题，固态存储系统作为　遥测系统的子系统，在航天飞行器的飞行试验中扮　演着重要的角色。它能完整准确地记录飞行器各功　能部分的工作环境参数，等飞行试验结束后，硬回收　固态存储器，导出其记录的试验数据并进行分析处　理，为飞行器的故障定位、性能评估、设计优化、生产　改进提供了重要的科学依据。　现对四路噪声信号和一路ＰＣＭ数据码流的采集、编码　以及实时存储，等飞行实验结束后，硬回收固态存储　器，回读存储数据，再由地面综合测试台分析处理数　据，生成测试报告。遥测固态存储器设计完成后通过　单元自测长期考核，确保其工作状态稳定可靠　卜引。　１系统的总体结构　存储系统主要由数据存储器、地面测试台、地面　转接装置前端、地面转接装置后端、地面工控机以及　光纤和测试电缆等组成。在航天飞行器飞行试验　该存储器采用模块化和高集成度的设计原则，实　收稿日期：２０１６—０５－０９　修改日期：２０１６—０６—１０　第４期　任勇峰，刘晨晖等：基于ＮＡＮＤ　ＦＬＡＳＨ的双备份数据存储器的设计与实现８６３　中，地面测试台发送各种指令配合遥测固态存储器　作为模数转换器，此芯片为一款６通道１６位的　实现对四路噪声信号和一路ＰＣＭ数据码流的采集、　Ａ／Ｄ采集芯片，内部采样基准电压为２．５　Ｖ。可将　编码以及实时存储，待飞行实验结束后，硬回收固态　ＡＤＳ８３６５的６个通道划分为Ａ、Ｂ、Ｃ　３组，每组都　存储器，回读存储的数据，再由地面测试装置分析处　有一个用于启动各组Ａ／Ｄ转换的保持信号　理数据。其中地面转接装置前端和地面转接装置后　ＨＯＬＤ，分别为ＨＯＬＤＡ、ＨＯＬＤＢ、ＨＯＬＤＣ。ＨＯＬＤ　端起到桥梁的作用，完成远程高速数据传输过程中　低电平信号最少保持２０　ｎｓ后进人采样保持、转换　的转接与驱动，工控机主要完成测试数据的分析与　阶段。四路噪声信号首先经过滤波跟随电路进行　处理。固态存储系统组成框图如图１所示。　信号调理，然后再接入ＡＤＳ８３６５进行Ａ／Ｄ转换。　如图２所示为Ａ／Ｄ采集模块硬件原理图，　存储器加　转　光纤　转　电缆　遥　ＡＤＳ８３６５有ｄｉｒｅｃｔ　ａｄｄｒｅｓｓ（直接地址模式）、　ＪｓＢ接　地　面　实时监测一　接　接　测　测　启动记录一　装　装　固　ＣＹＣＬＥ（循环模式）和ＦＩＦＯ　３种工作模式，可通过　试　／１监测数据　置　置　５０ｍ　态　△　前　光纤　后　／１电缆　存　芯片的Ａ　、Ａ　、Ａ。３个管脚来选择具体的工作模　口　端　端　储　回读数据　器　式，本系统中选用ＣＹＣＬＥ（循环模式）模式。本设　计中ＡＤＣ芯片采用内部２．５　Ｖ作为基准电压，对　－一　●＿一　图１存储器系统组成示意图　四路遥测噪声信号进行同步采集，采样频率达到　２系统硬件设计　２７　ｋＨｚ，完成Ａ／Ｄ转换后，ＡＤＣ芯片的ＥＯＣ引脚　拉高０．５个采集时钟周期，ＦＰＧＡ等待ＥＯＣ有效　２．１信号采集模块设计　后，通过设置ｃｓ和ＲＤ为低电平将量化数据从并　设计选用ＡＤ公司采样率达２５０　ｋＨｚ的ＡＤＳ８３６５　行接口中读回　』。　ｃ９．　２０ｐ　２０　Ｐ　２０Ｐ　２０Ｐ　２０Ｐ　２０Ｐ　ＳｌＧ１　ＯＵＴ　牛　，　Ｃ己‘Ｈ　Ａ０＋　ＤＢ０　４８　ＤＢ０　、　ＣＨＡｏ．ＤＢ１　４７　ｎＲ１　●　ＳＩＧ２　ＯＵＴ　ＣＨＡ１一　ＤＢ２　４　ＤＢ２　ＣＨＡ１＋　Ｄ日３　４５　ＤＢ３　●　ＳＩ【ｊ３　ＵＵｌ　Ｃ皿０＋ＤＢ４　４３　４４　ＤＢ４　ＤＢ５　｛　●　Ｃ船０．ＤＢ５　４２　ＤＲ６　ＳＩｏ４　ｏＵＴ　Ｃ衄１．　ＤＢ６　４１　ＤＢ７　｛　ＣＨ日１＋ＤＢ７　柏ＤＢ８　｛　ｌ　ＣＨＣ０＋ＤＢ８　３９　ＤＢ９　●　ｌ　ＣＨＣ０．ＤＢ９　３Ｒ　ＤＢ１０　●　Ｃ｝Ｉｃ卜ＤＢ】０　３７朋ｌｌ　《　一　。　！　Ｉ　一　一　｝　ＣＮＨＣＣ　Ｉ＋ＤＢ日Ｉｌ２１　３６５　ＤＢ日１２３　｛　●——＿＿Ｊ＞Ｒ　。：　＝ｆ＝　２１４５０】　　ＲＡＡＳＧＥＧＮＦＮｏｉＤｎＤｕ　Ｉ２ｔ　０＋』Ａ专　４５。　ｌ　Ｄ１Ｉ石Ⅱ贮　５８ＡＣＢ１丑ＤＯＵＣ　１　Ｄ３４５ｇ（　　昔３２２５４３７８１　　ＤＡＢＤｕ　１４５　　‘ＢＥＵＹ　ＩＥ　《　２５　ＢＧＮＤｌ３　］ＡＡＤｓ　ＨＵＬＤ（：：　ＤＳ　ＣＡＫＬＤＥＫＳＤ　盯一’　　。ｌ　ｌ－＿￡　ＢＢＧＮＤ２Ｄ３百顶　—ＨＯＬ—蕊　ＤＢ　５７　一ＡＵ＋３．３Ｖ　。　　ＨＵＬｕ：　。　Ａ２　５４　ＡＤＳ　ＡＩ　：：　　Ｔ　７ｘ　ｓ＿Ｆ。　ＦＤ　Ａ】Ａ０　５　５　ＡＤＳ　Ａ０　：　ＷＲ　２４　ｎ３Ｖ　…．一一一－７ｎ＿ＦＬ１　ｌ　１０５＿　睡　ＡＡｖＶ　ＤＩ）ＤＤ５ｌ２３４　　ＢＶＤＤ１２　５１２　—／１　一］　一　ｃ　：Ｔｃ　：ＴＣ　＝　￣￥８３６５　ＡＤｓ８３６５采集　图２　Ａ／Ｄ采集模块硬件原理图　２．２实时监测模块电路设计　到上位机，上位机挑帧进行实时显示。ＣＳ１８ＬＶ４０９６３具　如图３所示为实时监测模块硬件设计原理图，图　有供电范围宽、功耗低、逻辑控制时序简单、容量大等　中ＣＳ１８ＬＶ４０９６３是一款高速ＳＲＡＭ随机存储器，主要　优点，从图３．１１可以看出ＣＳ１８ＬＶ４０９６３有１９位地址　用来缓存实时监测过程中将要上传的ＰＣＭ数据，ＰＣＭ　线，８位数据线，／ＷＲ写信号，／ＯＥ读信号等，它的容量　数据经ｃＳ１８ｎ踟缓存后通过Ｒｓ一４２２发送芯片　为２　＝５１２　ｌｃｂｙｔｅ，ＦＰＧＡ通过控带ｆＪ／ｗＲ写信号￣０／ＯＥ　ＤＳ￣Ｃ３１回传给主测试台，测试台再通过ＵＳＢ口上传　读信号进行数据的缓存和数据的读取　］。　电　子　器件　第４Ｏ卷　立，但存储的数据完全一样，即起到双备份的效果，　如图４所示为双备份存储原理示意图　引。　图４双备份存储原理示意图　为了确保在实际飞行试验后能从固态存储器中　回读准确、可靠的试验数据，设计中采用模块化的设　计原则，对存储模块采用专门的防护设计，因此将主　控板和存储板分开设计，存储板上只保留ＦＬＡＳＨ芯　图３买时监测模块电路原理图　片和部分去耦电容，读写擦除电路全部做到主控板　上，确保存储板尺寸足够小，存储板通过并行接口模　式与主控板相连。实际存储板上同主控板相连的电　２．３双ＦＬＡＳＨ存储硬件设计　遥测固态存储器的设计意义就是保证航天器在　飞行试验中的测试数据在试验结束后准确无误地提　供给相关设计人员作为参考，这样就对记录数据的　准确性及可靠性提出了更高的要求，为了提高系统　的准确性及可靠性，本课题引入双备份并行存储机　制，就是由核心控制芯片ＦＰＧＡ同时控制两片存储　芯片进行读写擦除操作，两片ＦＬＡＳＨ虽然相互独　Ｋ９Ｋ８Ｇ０８１．；０Ｍ　气接口和预留的备用读数口是同一电气接口，备用　读数口由双排军座引出，通过１５　ｃｍ长的导线将存　储板和主控板相连，并将小存储板涂硅胶进行双筒　灌封防护，当飞行试验结束后，将固态存储器打开，　用读数盒通过备用读数口回读试验数据，并通过读　数盒回传到上位机软件进行分析处理，如图５所示　为ＦＬＡＳＨ硬件电路原理图。　Ｉ　。ＩＩＩ　ＶＩ　Ｉ　ｌ　ＣＥｌ　Ｒ，Ｂ２　ＣＥ２　ＷＥ　ＡＬＥ　２　３　４　５　６　７　１　Ｄ　８　Ｄ，　Ｄ　Ｄ　Ｄ４　Ｄ，　Ｄ６　ＣＥ３　ＣＥ４　Ｕ．　ＲＥ　Ｒ／Ｂ３　ＣＬＥ　Ｂ４　９　１Ｏ　ｌ】　１２　１３　１４　５　６　７　１８　１９　２０　２ｌ　２２　Ｈ￣ａｄｅｒ　２２　●．．一　ｌ　Ｅ　Ｂ２　Ｂ１　Ｂｌ　Ｅ２　ＬＥ　２　３　４　５　６　７　（读数接Ｉ－　８　９　１０　ｌ１　３　３Ｖ　１２　３ｌ３　专３ｈ　，Ｖ　ｅ昌＿ｌ　＿Ｇ　８ｊＩ　－ｅｅ＿ｌＩ　－Ｇｅ上　Ｉｅ　Ｊｌ　＿ｅ　图５　ＦＬＡＳＨ硬件电路原理图　第４期　任勇峰，刘晨晖等：基于ＮＡＮＤ　ＦＬＡＳＨ的双备份数据存储器的设计与实现８６５　３系统软件逻辑设计　３．１　ＡＤ采集模块ＦＰＧＡ控制逻辑设计　成，待ＥＯＣ信号输出有效后，ｔ，时刻将ＲＤ信号和　ｃｓ信号置低，即可将４路转换完成的数据循环从并　面ｆ一ＨＸ　　．　ｇ　面　行接口读出分别存人４个对应的寄存器中，ｔ　时刻，　开始对寄存器中的数据进行编码处理，ｔ　时刻，表示　完成上一轮采集的所有操作开始下轮采集。　如图７所示为ＡＤＳ８３６５在ＦＰＧＡ逻辑程序设　计中的顶层原理图，ＡＤＳ８３６５有ｄｉｒｅｃｔ　ａｄｄｒｅｓｓ（直接　地址模式）、ＣＹＣＬＥ（循环模式）和ＦＩＦＯ　３种工作模　式，可通过芯片的Ａ２、Ａ１、Ａ０　３个管脚来选择具体　采集模块中ＦＰＧＡ主要负责对ＡＤＳ８３６５的逻　辑时序控制，完成对四路采样率为２７　ｋＨｚ的噪声信　号的同步采集。因采样频率为２７　ｋＨｚ，因此ＡＤ转　换的ＣＬＫ为２．７　ＭＨｚ。ＡＤ转换时序如图６所示，其　中ＡＤＳ８３６５的启动转换信号为ＨＯＬＤＸ信号，当　ＨＯＬＤＸ信号变为低电平的时候与之对应的通道启　动ＡＤ转换。ＥＯＣ信号为ＡＤ转换完成标志信号，　当ＡＤ转换结束后，ＥＯＣ由低电平变为高电平。系　统上电后，先对系统内部各功能模块进行初始化，系　统复位完成后，在ｔ，时刻将ＨＯＬＤＸ信号拉低，保持　６７　ｎｓ后，ｔ　时刻，再将ＨＯＬＤＸ信号拉高，这样便启　的工作模式，本设计中Ａ２、Ａ１、Ａ０的取值为“１　１０”，　说明本系统选用的是ＣＹＣＬＥ模式。设计中要求四　路噪声信号的采样频率为２７　ｋＨｚ，因此完成一次　ＡＤ转换的时间为１／２７　ｋＨｚ＝３７　０３７．０３７　ｎｓ，系统中　ＡＤ采样时钟为２．７　ＭＨｚ，采用从０到９９记数来实现　动了ＡＤＳ８３６５的３组ＡＤＣ同时完成４路模拟信号　的采样和转换。转换完成后，输出引脚ＥＯＣ保持半　个时钟周期的低电平来提示ＦＰＧＡ模数转换已经完　ＡＤ的转换时序，则ＡＤ转换时间为１００／２．７　ＭＨｚ＝　３７　０３７．０３７　ｎｓ，完全满足系统要求的２７　ｋＨｚ的ＡＤ　采样率。　——————　：　９＞＿　：　图６　ＡＤＳ８３６５采集时序图　ＡＤ￥８３６５ｃｔｌ　ｇｃｌｋ　ａｄｓｅｌｋ　—ａｄｓｃｓ　—ａｄｓｒｄ　ｆ　ａｄｓ　ｄａｔａ（１５：ｏＤ　ｅｓｅｔ　Ｆ—　ａｄｓｄａｔａ（１　５：０）ａｄｓｒ＿＿ａｄｓｂｙｔｅ　＿ｒｅｓｅｔ・－－－－——　ｉｆｆｏｗｒ　Ｉ＾¨，　ｌ　一　一Ｉ　…Ｉ　Ｉ　一　ｇｒｓｔ　ｉｆｆｏｄａｔａ（７：０）　ａｄｓａｄｄ　—ｄｓｈｏｌａｄ（２：０）　＿ｑｉｆｅｉ　ａｄｓａ（２：０）　—图７采集模块逻辑时序顶层原理图　３．２双备份并行存储逻辑设计　法，提高了存储的数据的准确性，当存储器收到硬启　动记录后，ＦＬＡＳＨ自断电保护模块开始计数，记录满　３００　Ｓ后存储器ＦＬＡＳＨ模块自断电，已存储的数据被　保护。在软启动模式下，对ＦＬＡＳＨ进行边擦边写，　ＦＬＡＳＨ每擦除一块都进行坏块检测，若为坏块则对　设计中当对双ＦＬＡＳＨ进行并行写操作时，在硬　启动或软启动下对ＦＬＡＳＨ的操作略有区别，在硬启　动模式下，为了确保ＦＬＡＳＨ中存储数据的块都为好　块，对ＦＬＡＳＨ的写操作采用边检测坏块边存数的方　电　子　器件　第４０卷　该块进行写坏块标识，并跳过该块擦下一块，若为好　式数据的写人都是以页为单位进行编程的，当判到　ＣＬＥ上升沿时，写入命令８０ｈ，判到ＡＬＥ上升沿时写　入相应的块地址，然后往该块第０页开始写入数据，　写完２Ｋ数据后，当判到ＣＬＥ上升沿时，写入页编程　块，便将混合编帧处理后的数据存人该块，如此循环，　在软启动时，当存满ＦＬＡＳＨ所有的８　１９２块后，将又　从ＦＬＡＳＨ芯片的首地址开始进行边擦边写，这样以　前存储的数据将被一遍一遍的覆盖，直到系统断电　后，存储器停止工作，ＦＬＡＳＨ中存储的数据被保存。　在写时序操作时，如图８所示为ＦＬＡＳＨ写操作　命令１０ｈ，延时　后，Ｒ／Ｂ信号拉低，ＦＬＡＳＨ对缓存　器中的２Ｋ数据完成页编程。页编程完成后页计数　加１，接着写下一页，当页计数达到６４页时，表示一　逻辑时序图，图９所示为硬启动后双ＦＬＡＳＨ并行存　储时序流程图，不论在硬启动模式还是在软启动模　ＣＬＥ　块编程完成，块计数加１，接着对下一块进行操作，　直至数据存储结束。　ＣＥ－ｋ　ＷＥ　ＡＬＥ　ＲＥ　１／Ｏｘ　Ｒ／Ｂ　１／Ｏ０＝１　Ｅｒｒｏｒ　ｉｎ　Ｐｒｏｇｒａｍ　图８　ＦＬＡＳＨ写操作逻辑时序图　图９硬启动模式下双ＦＬＡＳＨ并行存储时序流程图　第４期　任勇峰，刘晨晖等：基于ＮＡ　Ｎ１）　ＡＳＨ的双备份数据存储器的设计与实现信　波形，波形失真度小。　８６７　ｌ　系统试验结果与分析　当两块ＦＬＡＳＨ　ｌ｝ｊ的数据部同读完　，通过ｆ：　立机软件对回读的数据按混合编帧模块没定的帧标　进行解包分析，女¨罔１０所示为　位机软件解包ｊＩＩ　Ｉ乏的数字量片段，『殳］１　１所示为解包出术的模拟　片　当测试结束后，为了验证遥测同态存储器的备　川¨，在读数装置的配合下，通过备用读数口回读试　验数据，并和远程回读的试验数据进行比对，两者数　据完全卡玎同，表明同态存储器备川渎数口功能正常。　２（）４．（）０　殳，数据中标红部分为帧头、帧尾以及帧汁数　数　髓帧　字节帧汁数　Ｊ　ｓＡ　５ｑＩＯ０　０　Ｆ６｝Ｏｏ　０ｌ　０２　０３　Ｏ４　Ｏ５　０々　０，０８　０９　０＾０Ｂ　０Ｃ　０Ｄ　０Ｅ　０Ｆ　１０　ｌｌ　ｌ０　１３　１４　ｌ５　１６　１７　１８　ｌ９　１＾ｌＢ　ｌＣ　ｌＤ　１Ｅ：　ｌｒ　２Ｏ　２ｌ　２　２　２　３　２４　２　５　２　６　２７　２８　２９　２＾：　２Ｂ　２Ｃ　２Ｄ　２Ｅ　２Ｆ　３Ｏ　３１　３　２　３　３　３４　３５　３　６　３１　３８　３９　３＾３Ｂ　３Ｃ　３Ｄ　３Ｅ　３Ｆ　ｑ０　４１　ｑ２　ｊ　ｑ３　ｑ　４Ｓ　ｑ６　ｑ’日８＾　ｑ＾ｑＢ　ｑＣ　Ｄ｛Ｅ　ｑＦ　５０　５ｌ　５２　５３　５ｑ　Ｓ５　５　６　５７　Ｓ８　５９　Ｓ＾　５Ｂ　５ｃ　ＳＤ　ｓＥ　５Ｆ　６０　６１　６２　６３　６４　６　５　６６；　６７　６８　６９　６＾６Ｂ　６Ｃ　６Ｄ　６Ｅ　６Ｆ　７０　７１　７２；　７３　７４　７５　７６　７７　７８　７９　＾７１３’７Ｃ’Ｄ　７Ｅ　７Ｆ　８０　８ｌ　８２　８３　８ｑ　８５　８６　８７　８８　８９　８＾；　８８　８Ｃ　８Ｄ　８Ｅ　８Ｆ　９０　９ｌ　９２　９３　９｛９５　９６　９７　９８　９９　９Ａ　９Ｂ　９Ｃ　９Ｄ　９Ｅ　９Ｆ＾０＾ｌ　Ａ２　＾３　Ａ　＾Ｓ＾６＾７＾８＾９＾Ａ＾Ｂ　ＡＣ　ＡＤ＾Ｅ；　＾Ｆ　ＢＯ　Ｂ１　ＢＺ　Ｂ３　Ｂ日Ｂ５　Ｂ６　Ｂ７　Ｂ８　Ｂ９　Ｂ＾　Ｂ１１　ＢＣ　ＢＤ　ＢＥ　ＢＦ　Ｃ０　Ｃ１　Ｃ２　Ｃ　３　Ｃ《Ｃ５　Ｃ　６　ｊ　Ｃ７　Ｃ８　Ｃ９　ＣＡ　ＣＢ　ＣＣ　ＣＤ　ＣＥ　ＣＦ　Ｄ０　Ｄ１　Ｄ２　Ｄ３　Ｄ帅５　Ｄ６　Ｄ７　Ｄ８　ｐ９　ＤＡ　ＤＢ　Ｄｃ　ＤＤ　Ｄ￡　Ｄｒ　Ｅｍｉ　Ｅ２　Ｅ３　Ｅ＾Ｅ５　Ｅ６　Ｅ７　Ｅ８　Ｅ９　Ｅ＾　ＥＢ￡ｅ　ＥＤ　ＥＥ　ＥＦ　ＦＯ　Ｆ１　Ｆ２　Ｆ３　Ｆｑ　Ｆ５　Ｆ６　Ｆ７　Ｆ覆ｆ９　Ｆ＾ＦＢ　ＦＣ　ＦＤ　ＦＥ　ＦＦ　Ｏ０　０ｌ　０２　Ｏ３　０　ｂｓ　０６　０７　０８　０９　０＾０Ｂ　ＯＣ　０Ｄ　０￡；　０ｒ　１硼ｍ１　ｉ２　１３　Ｉ　ｑ　Ｉ５　ｌ６　ｌ７　ｉｅ　ｌ９　１＾　ｌＢ　ｉＵＤ　ｌＥ　ｉＦ　２Ｏ　２ｌ　２　ｚ　Ｚ　３　２ｑ　ｚ５　２　６　２’２　ｔ；９　２＾２Ｂ　２Ｃ　２ｐ　２Ｅ　２Ｆ　３０　３１　３２　３３　３４　Ｉ３５　３６　３７　３８　３９　３＾３Ｂ　３Ｃ　３Ｄ　３￡　ｆ墨　＾５Ｂ　Ｏ０　０　Ｆ７　３Ｆ　４ｏ｛１　４２　４３；　ｆ。啊ｑ６　７　４８　ｑ９　ｑＡ　ｑＢ　４Ｃ　４Ｄ　４Ｅ　ｑＦ　Ｓ０　５１　５２　５３　５　５５　５６　５７　５８　５９　５Ａ　５Ｂ　图１Ｏ解包出来的数字量片段　卡５１十　帧　ｉ，　帧汁数　ｒｓ暑‘。ｌ　ＩＯ０　１Ｄ　ｃ３Ｉ　９３　８７　７ａ　６９　ｑＢ　５々　Ｂ　覃’　百—Ｆｒ—ｊ丁　ｑＢ　６３　ｓ　８７　９Ｆ　Ｂ１　Ｃ９　Ｃ９　ＢＤ　Ｂ１　ＤＢ　ＣＦ　Ｃ９　Ｅ７　ＢＤ　８Ｄ＾Ｓ　９９　６９　５Ｄ　５Ｄ　３Ｆ　５ｉ　４５　３９　Ｓ’３９　３　３　６９　６９　８’　９３＾Ｈ　８Ｄ　８７　９Ｆ　８Ｄ　８Ｄ　９９＾Ｂ　Ｂｌ　ＡＢ　８Ｄ　９３　８ｌ　８７　ＣＦ　Ｅ１　Ｅ７　Ｃ９　Ｂｌ　８　８１　６Ｆ　３Ｆ　３９　ｉ５　ｌＢ　２ｌ　２Ｄ　ｌＢ　１Ｂ　ｑＢ　３３　５’５　９３　６Ｆ　６３　８７　６Ｆ　６３　１Ｂ　８Ｄ　６３　ｑＢ　５Ｄ　６Ｆ　８１　８Ｄ　８Ｄ　８’＾５　ＣＦ　Ｅ７　ＤＢ　Ｅｉ　Ｃ９　８Ｄ　９３　９Ｆ　８Ｄ　９３　８Ｄ　８ｌ　８７　８Ｄ　８７　６９　３Ｆ　５Ｄ　６３　６１ｅ　９３　７Ｂ　７５　６３　６３　８ｌ　８７　９３　Ａ５　９Ｆ　Ｃ３　ＤＢ　Ｃ３　Ｃ９　８Ｄ　ＤＢ　ＣＦ　Ｄ５　Ｅｌ　Ｂ７　８Ｄ　８Ｄ’５＾Ｂ　４Ｂ　３３　２１　３　３　２Ｄ　Ｚ７　２Ｄ　２　２Ｄ　３９　５Ｄ　５Ｄ　４Ｂ　５Ｆ　６Ｆ　６Ｆ　６Ｆ　９３　Ａ５　ＡＢ　Ｂ７　８Ｄ　９３　６３　Ｕ５　３　３　５１　３３　３Ｆ　６３　Ｓ７　５’５Ｄ’５　６Ｆ　８７　９Ｆ　８＇９９　９９　８１　７５　６３　８ｌ　ＢＤ　８ｌ＾５　ＢＤ　８７　６３　６９　６３　６３　ｑ５　２Ｄ　３Ｆ　３　３　３３　ｑＢ　５７　５ｒ　７５　Ｓ１　７Ｂ＾５　９３　ＤＢ　Ｅｌ　ＢＤ　９Ｆ　８Ｄ　６３　５１　６彝　Ｂ　２Ｄ　２Ｄ　５１　２Ｄ　ｓ　ｓｌ　６３　８１　７５　８７＾日　ＤＢ　ＥＤ　Ｅ１　Ｄ５　Ｂ７　９Ｆ　９Ｆ　ＢＤ　９Ｆ　８７　，Ｂ　７　与３　ｑＢ　ｌＢ　６３　９９　４Ｂ　６Ｆ　８々４ｓ　８ｌ　９９　１Ｓ　Ｂ１＾５＾Ｂ　Ｃ９　Ｃ９　ＡＢ　８Ｄ　６ｒ　６９　ＳＤ　２Ｄ　ｓ　Ｂ　３９　８ｉ　７５　６Ｆ　９３　８１　６Ｆ　８１　ａＤ　８＇９邦　Ｆ＾５＾５　Ｂ７　ＥＤ　ＦＦ　Ｅ７　９ｒ　８’８ｉ　７Ｂ　７Ｅ＝丰７　５７　５ｌ　ｑＢ　ｓｉ　５　６３　９９　８Ｄ　９９　９３　９口—ｂ：９　９Ｆ　６３　７５　８７　ｓＩ　ｓｌ　３３　ｌＢ　４ｓ　ｑＢ　３９１００　０Ｏ　０Ｏ　００　０９　ＯＦ　２Ｄ　３Ｆ　５Ｄ　ａ’　Ｉｌ６　ＦＩ　５５＾＾００　ｌＤ　ｃ４　ＢＤ　Ｆ３　ＥＤ　ＦＦ　ｒＦ　Ｆ３　Ｆｒ　ｒＦ　Ｅ７　ＤＢ　Ｆ３　Ｅ７　ＣＦ　Ｂ７＾Ｂ　９Ｆ＇Ｂ　图ｌｌ解包出来的模拟量数据片段　在单元自检测试时，遥测同态存储器接收的模拟　Ｆ｝１地面综合测试台提供，模拟信号源为频牢为２７　Ｈｚ的正弦信号，如冈１２所示为复现还原的・路噪　任勇峰（１９６｝；一），　，通ｉｌＩ作　，汉族，教　授，［ｆ１北大学博十　导帅，｛　研究　为微电路系统，动态测试技术　』仪器；　ｌ５３．（×）　Ｉ（）２．０（）　本文根据课题任务要求和各项技术指标要求，　没计‘＿，一种具有双备份并行存储功能的高可靠性遥　测同念存储器，文章介绍了以模块化、小型化设计为　原则，分模块从硬件设计和软件实现两方面详细论　述　遥测阎态存储器模拟量采集模块、实时监测模　块以及双ＦＬＡｓＨ　ｌ并行存储模块。最后通过系统总　体功能测试验证了遥测同态存储器的各项丁作性能　和可靠性，满足系统设计要求任务技术指标要求。　已成功川于某航天遥测系统中　、　参考文献：　　】舒迦　，父　峰，孙长胜，等．基＿Ｊ　ＮＡＮＤ　Ｆｌａｓｈ的海最存储器　的设　【Ｊ】．｝乜子器件，２０ｌ２，３５（１）：ｌ０７一ｌ１０．　【２］　荷少坤，张会新具有断电续存功能【占１态存储器的设计［Ｊ］．电　Ｆ器什，２０１５，３８（３）：５９２—５９６．　］　５忐川，刘欣，刘文怡，等．基于尚速¨Ｆ０的远程陶像数据采　集仃储系统［Ｊ］电子器件，２Ｏｌ５，３８（１）：ｌ５２—１５５．　【４］　码志刚，刘文怡，凌伟．綦于ＰｃＩ和Ｉ．ＶＤｓ的高速数据存储系统　的设汁『．『ｌ｝乜子技术应用，２０１４（４０）：８０—８３．　ｆ　５ｌ　丁海Ｅ旗于舣平面技术的阎态存储器的没计与实现［Ｄ］．太　原：中』七大学，２Ｏｌ２：ｌ６—２１．　【６　Ｊ　范旭东，沈ｉ民，刘建梁，等．基于　Ｉ）ｓ干¨６８０１３Ａ的数据控制　传输系统没汁［Ｊ］．汁算机测跫与控制，２０１４，２２（６）：ｌ５９０一ｌ５２　【７　１　ｓｔ・ｎｌ｛Ａ　Ｆｌｉｌ１ｇ，Ｋ　ｌｌｖ　Ｂｉｎｋｌｔ　．Ｆ一１６／ＢＲＬＩ一５５　Ｆ“ｇｈｔ　Ｖｉｂｒａｔｉｏｎ　Ｄａｔａ　ｌ　・ｔ｝Ｉ１｛　ｒ．　ｌ　Ｓｔａｔｃ　：２６４Ｏ４４，５４９９ｌ６４，Ｍａｒ．１２，１９９６．　ｆ　８］　李进，金龙旭，李同宁，等Ｅｃｃ嵌入ＢｃＨ　ｆｉ码的ＮＡＮＤ闪存纠　错肴：法ｆ　Ｊｊ．哈尔滨Ｔ程大学学报，２（）１　２（３３）：ｌ　３９９—１４ｏ４．　刘晨晖（１９９ｌ＿），粥，汉族，观为巾北大　学存读硕十研究，１：，研究方向为动态　测试技术，６４４Ｏ６３８０７＠ｑｑ．“）『１１。